AI 요약 · 영어에서 AI 번역

NAS-Driven Hardware Accelerator Exploration for Edge AI and Quantization Effects on the Pareto Space

Eleftherios Mylonas, Angelos Kouprizas, Michael Birbas, Alexios Birbas

arXiv:2608.13293v1cs.AI

TL;DR

탐색 후 양자화는 배포에 활용되지만, NAS로 발견한 Pareto 구조에 미치는 영향은 아직 규명되지 않았다. 이 논문은 아키텍처 탐색, 양자화, CGRA 매핑으로 구성된 3단계 파이프라인과 전체 탐색 공간에 대한 INT4 실증 연구를 결합한다. FP32 zero-shot 대리 모델은 두 탐색 전략 모두에서 INT4 전용으로 학습한 대리 모델보다 정규화된 hypervolume이 높다.

  • 문제

    학습 후 양자화는 배포 중심 연구에 활용되지만, NAS로 발견한 Pareto 구조에 미치는 영향은 전체 탐색 공간 규모에서 아직 규명되지 않았다.

    출처: C. State-of-the-art & Related work · p. 3
  • 방법

    아키텍처 탐색, Pareto 필터링을 적용한 양자화, 진화 기반 CGRA 매핑을 통합하는 3단계 파이프라인을 제안하고, 전체 탐색 공간에서 INT4 PTQ를 분석한다.

    출처: §I · p. 2
  • 결과

    FP32 zero-shot 대리 모델은 두 탐색 전략 모두에서 INT4 전용으로 학습한 대리 모델보다 정규화된 hypervolume이 높다.

    출처: §I · p. 2
  • 시사점과 한계

    양자화로 Pareto 구조가 재편되더라도, 더 깨끗한 FP32 학습 신호는 정밀도가 달라져도 효과적으로 전이되는 것으로 보인다.

    출처: §V · p. 6

    실증 연구는 NAS-Bench-201의 INT4 PTQ를 다루며, 더 복잡한 혼합 정밀도 기법은 향후 연구 과제로 남긴다.

    출처: §V · p. 6

Abstract

from arXiv · show

Edge AI deployment demands neural architectures that are simultaneously accurate, computationally efficient, and hardware-deployable - a challenge addressed by hardware-aware Neural Architecture Search (NAS). While recent works incorporate quantization directly into the NAS loop, these approaches expand search complexity and tightly couple architecture and quantization design. The simpler post-search quantization strategy has received little analytical attention: the effects of Post-Training Quantization (PTQ) on the NAS-discovered Pareto structure remain uncharacterised, and no framework combines quantized architecture mapping onto reconfigurable accelerators with automated hardware exploration. This paper addresses both gaps. First, a three-stage pipeline is proposed: a hardware-agnostic Pareto rank surrogate frontend on NAS-Bench-201, a quantization bridge with Pareto-aware filtering and feedback control, and an evolutionary Domain Space Exploration (DSE) backend on CGRA4ML for optimal hardware mapping. Second, an empirical study characterises how INT4 PTQ perturbs the NAS-Bench-201 Pareto space through formal stability metrics on ground-truth data for all 15,625 architectures, and demonstrates that an FP32 zero-shot surrogate outperforms a dedicated INT4-trained surrogate in Pareto space coverage across two standard search strategies.

I. 서론

이 논문은 전정밀도 아키텍처 선택, 양자화, 진화 기반 CGRA 하드웨어 탐색을 연결하는 3단계 하드웨어 인지형 NAS 절차를 제안한다. INT4 실험에서는 파레토 안정성을 분석하고, FP32 제로샷 대리 모델이 INT4 전용 대리 모델보다 정규화된 하이퍼볼륨에서 우수함을 보인다.

I. 서론

  • 엣지 AI는 개인정보 보호, 저지연, 오프라인 자율성이라는 이점이 있지만 연산·메모리·전력 제약도 있어, NAS를 통한 정확하고 하드웨어에 배포 가능한 모델 설계가 필요하다 [1].자동화된 아키텍처 탐색은 이기종 하드웨어 플랫폼에서 수작업 시행착오 없이 조합적 설계 공간을 탐색한다.출처: §I · p. 1
  • 서론에서는 NAS 벤치마크의 포괄 범위, 양자화가 다목적 추정기에 미치는 영향, 유연한 재구성형 가속기를 위한 DSE의 연구 공백을 짚는다.대부분의 벤치마크는 FP32 정확도를 우선시한다. HW-NAS-Bench [2]는 고정된 하드웨어 대상의 성능 데이터를 추가하지만, 대상이 거의 모두 FP32이며 양자화의 영향은 살피지 않는다. 전수 탐색은 계산상 감당하기 어렵고, 추정 품질은 체계적인 전략과 정보가 풍부한 아키텍처 인코딩에 달려 있다.출처: §I · p. 1
  • 3단계 절차는 전정밀도 후보 선택, 양자화 및 실패 후보 제거, 살아남은 각 아키텍처에 대한 CGRA 가속기의 진화 기반 최적화를 결합한다.하드웨어 비종속적 프런트엔드는 NAS-Bench-201 [3]과 CIFAR-10 으로 학습한다.출처: §I · pp. 1–2
  • FP32 제로샷 대리 모델은 두 탐색 전략 모두에서 INT4 전용 대리 모델보다 정규화된 하이퍼볼륨이 높다.Brevitas를 사용하는 INT4 PTQ 실험은 NAS-Bench-201의 전체 15,625개 아키텍처에 대해 정식으로 정의된 파레토 안정성 지표를 계산하고, 양자화로 인한 분포 이동에서 FP32 파레토 순위 예측의 전이 가능성을 세 방향으로 분석한다.출처: §I · p. 2
  • CGRA4ML [5] DSE 백엔드는 비용이 들지 않는 해석적 성능 오라클과 세 항으로 구성된 정규화 적합도 스칼라 함수를 사용해 양자화 후 파레토 필터를 통과한 아키텍처를 매핑한다.이 환경은 양자화 후 파레토 필터를 통과한 각 아키텍처의 최적 하드웨어 매핑을 탐색한다.출처: §I · p. 2

II. 이론적 배경 · A. NAS

NAS는 탐색 공간, 탐색 전략, 성능 추정을 통해 신경망 아키텍처 설계를 자동화한다. 사전 계산된 벤치마크는 각 후보를 처음부터 학습하지 않고도 재현 가능한 비교를 지원한다.

A. NAS

  • NAS는 신경망 아키텍처 설계를 자동화하며, 탐색 공간에서 검증 정확도를 최대화하는 아키텍처와 해당 가중치를 찾는다.출처: A. NAS · p. 2
  • 탐색 공간은 고정된 연산과 연결 패턴으로 제약된 셀 기반 설계 등을 포함하는 후보 아키텍처 집합을 정의한다.출처: A. NAS · p. 2
  • 탐색 전략은 진화 알고리즘이나 강화학습 등의 방법으로 탐색 공간에서 후보 아키텍처를 샘플링한다.출처: A. NAS · p. 2
  • 성능 추정은 하나 이상의 지표로 각 후보의 성능을 평가하거나 예측하며, 가장 널리 쓰이는 지표는 정확도다.출처: A. NAS · p. 2
  • 아키텍처 인코딩은 후보의 세부 구조를 벡터로 변환하며, 성능 예측 정확도를 높일 수 있다.출처: A. NAS · p. 2
  • NAS-Bench-201 [3]과 NAS-Bench-360 은 사전 계산된 아키텍처 지표로 재현 가능한 비교를 가능하게 하며, 각 후보를 처음부터 학습하는 비용을 줄인다.이 벤치마크들은 후보를 평가하고 NAS 방법과 탐색 전략을 비교하는 조회 테이블 역할을 한다.출처: A. NAS · p. 2

B. 하드웨어 인지 NAS

하드웨어 인지 NAS는 아키텍처 탐색을 하드웨어 성능 지표에 대한 다목적 최적화로 정식화한다. Pareto front의 비지배 아키텍처를 탐색할 때는 Pareto 순위 대리 모델을 사용한다.

B. 하드웨어 인지 NAS

  • 하드웨어 인지 NAS는 아키텍처 최적화를 여러 하드웨어 성능 지표로 확장한다.각 목적은 하나의 성능 지표에 대응한다.출처: B. Hardware-aware NAS · p. 2
  • NAS 벤치마크는 각 후보 아키텍처의 가중치를 고정해 최적화 대상을 아키텍처 의존적 지표로 한정한다.이렇게 정의된 문제에는 사용자의 연산 예산과 원하는 성능 지표에 따른 제약을 둘 수 있다.출처: B. Hardware-aware NAS · p. 2
  • 대표적인 하드웨어 인지 NAS 연구 [7], 은 다른 어떤 해에도 지배되지 않는 해의 집합인 Pareto front를 찾는다.이 비지배 해 집합이 다목적 탐색의 목표다.출처: B. Hardware-aware NAS · p. 2
  • Pareto 순위 대리 모델은 Pareto front에 속하는 아키텍처의 탐색을 유도하며, 본 논문은 의 대리 모델 및 아키텍처 인코딩 연구를 기반으로 한다.이러한 성능 추정기는 Pareto 순위 예측기라고도 한다.출처: B. Hardware-aware NAS · p. 2

C. 최신 기술 및 관련 연구

기존 하드웨어 인지 NAS 벤치마크와 양자화 공동 탐색 연구에서는 탐색 후 PTQ가 FP32 파레토 순위에 미치는 영향을 규명하지 않았다. 이 논문은 INT4 양자화 브리지와 체계적인 파레토 안정성 및 대리 모델 전이 가능성 연구를 통해 이 공백을 메운다.

C. 최신 기술 및 관련 연구

  • HW-PR-NAS 는 목록 단위 순위 손실로 파레토 순위를 직접 학습하여, 독립적인 대리 모델의 지배 관계 판단 오류를 해결하며 이 논문의 Stage I 대리 모델의 기반이 된다.이 순위 학습 목적은 각 목표를 독립적으로 예측하는 대신 아키텍처의 다목적 순서를 보존한다.출처: C. State-of-the-art & Related work · p. 3
  • HW-NAS-Bench는 여섯 하드웨어 플랫폼의 지연 시간과 에너지 측정값으로 NAS-Bench-201을 확장하지만, FP32 지표만 제공하며 양자화가 파레토 순위에 미치는 영향은 연구하지 않는다.이 측정값을 통해 탐색 중 실제 하드웨어에 접근하지 않고도 하드웨어 특성을 고려해 아키텍처를 비교할 수 있다.출처: C. State-of-the-art & Related work · p. 3
  • HAQ, APQ, SimQ-NAS [11], QuantNAS 는 탐색 후 PTQ의 특성을 규명하기보다 양자화를 탐색에 통합하여 탐색 공간을 크게 확장한다.HAQ 는 강화학습으로 계층별 혼합 정밀도를 결정하고, APQ 는 아키텍처와 양자화 정책을 공동 탐색한다. SimQ-NAS [11]는 CNN과 트랜스포머에서 이 둘을 탐색하며, QuantNAS 는 탐색 후 양자화의 비최적성을 해결하기 위해 완전히 양자화된 슈퍼넷을 탐색한다.출처: C. State-of-the-art & Related work · p. 3
  • NAAS [13]는 신경망 아키텍처와 가속기 구성에 대한 두 수준의 공동 탐색으로 순차적 접근법보다 우수한 정확도–효율성 절충 관계를 보여준다.이는 아키텍처–가속기 공동 탐색을 다루는 별도의 연구 흐름이다.출처: C. State-of-the-art & Related work · p. 3
  • 이 논문은 INT4 양자화 브리지와 체계적인 NAS-Bench-201 안정성 및 대리 모델 전이 가능성 연구를 통해, 아직 규명되지 않은 PTQ에 따른 파레토 변화를 다룬다.브리지는 INT4 PTQ, 예산을 고려한 필터링, 피드백을 결합한다. 이 연구는 전체 탐색 공간 규모의 정형적 안정성 분석과 세 가지 방식의 대리 모델 전이 가능성 분석을 제시한다.출처: C. State-of-the-art & Related work · p. 3

III. 시스템 개요

제안하는 3단계 시스템은 배포를 단순화하고 모델 최적화와 하드웨어 가속기 최적화를 분리하기 위해 NAS 후 양자화 방식을 따른다.

III. 시스템 개요

  • 제안하는 NAS 후 양자화 시스템은 세 단계로 구성된다.아키텍처 탐색이 양자화에 선행한다.출처: §III · p. 3
  • 모델 최적화와 가속기 최적화를 분리하면 NAS용 프런트엔드와 하드웨어 설계·탐색용 백엔드에 각각 별도의 해법을 적용할 수 있다.출처: §III · p. 3
  • NAS 후 양자화 방식을 선택한 이유 중 하나는 배포가 비교적 간단하다는 점이다.출처: §III · p. 3

A. 단계 I: 하드웨어 비종속 프런트엔드 · B. 단계 II: 양자화 브리지

하드웨어 비종속 프런트엔드는 정확도–FLOPs 파레토 순위 대리 모델로 NAS-Bench-201을 탐색한다. 양자화 브리지는 INT4 양자화를 적용하고 후보의 순위를 다시 매겨 필터링하며, 남은 후보가 없으면 새 탐색을 시작한다.

A. 단계 I: 하드웨어 비종속 프런트엔드

  • 목표 FLOPs 값을 기준으로 무작위 탐색(RS) 또는 다목적 진화 알고리즘(MOEA)을 실행한 뒤, 아키텍처 10개를 파레토 전선 후보로 반환한다.목표 FLOPs 값은 각 탐색을 파레토 공간의 의도한 영역으로 유도한다.출처: A. Stage I: Hardware-Agnostic Frontend · p. 3
  • 파레토 순위 대리 모델은 NAS-Bench-201에서 얻은 정확도와 모델에서 직접 추출한 FLOPs라는 두 가지 하드웨어 비종속 목적함수를 사용한다.프런트엔드는 시스템의 핵심 NAS 절차를 수행한다.출처: A. Stage I: Hardware-Agnostic Frontend · p. 3
  • 프런트엔드는 HW-PR-NAS 을 재설계해 아키텍처 인코더의 학습을 NAS-Bench-201로 제한하고 LSTM에 Pool 출력 노드를 추가한다.이 수정은 예측된 파레토 순위 점수와 실제 아키텍처 순위 간 Kendall’s Tau 상관을 높이는 데 목적이 있다.출처: A. Stage I: Hardware-Agnostic Frontend · p. 3

B. 단계 II: 양자화 브리지

  • 양자화 브리지는 양자화된 후보의 순위를 다시 매기고, 양자화에 따른 파레토 공간의 변화로 지배되거나 원치 않는 아키텍처를 걸러낸다.시스템의 하드웨어 비종속 부분과 하드웨어 인지 부분을 연결한다.출처: B. Stage II: Quantization Bridge · p. 3
  • 브리지는 AMD-Xilinx의 오픈소스 도구 Brevitas로 후보 아키텍처에 INT4 양자화를 적용한다.INT4를 선택한 근거는 Section IV에서 설명한다.출처: B. Stage II: Quantization Bridge · p. 3
  • 양자화 브리지를 통과한 후보 아키텍처가 없으면 피드백 루프가 단계 I의 탐색을 새로 시작한다.브리지를 통과한 후보가 하나도 없을 때만 탐색을 다시 시작한다.출처: B. Stage II: Quantization Bridge · p. 3

C. III단계: 하드웨어 인지 백엔드

하드웨어 인지 백엔드는 필터링 후 남은 양자화 모델을 맞춤형 CGRA4ML 가속기에 매핑한다. 진화적 설계 공간 탐색은 자원 제약하에서 분석적 성능 추정치를 바탕으로 하드웨어 구성을 선택한다.

C. III단계: 하드웨어 인지 백엔드

  • QONNX-to-QKeras 변환 계층 은 필터링 후 남은 Brevitas 모델의 양자화 가중치를 복사하면서 모델을 CGRA4ML 호환 형식으로 변환한다.CGRA4ML은 QKeras 모델을 배포 가능한 CGRA 설계로 컴파일하며, INT1/2/4/8 활성값과 가중치, INT8/16/32 바이어스를 지원한다.출처: C. Stage III: Hardware-Aware Backend · pp. 3–4
  • PE 배열 크기, 가중치 SRAM 깊이, AXI 폭을 제한하고 R × C ≤ MAX PEs를 적용하면 약 1,200개의 유효 구성이 남는다.행 수는 R ∈ {8, 10, 12, 16}이며, 열 수 C는 주요 커널 너비를 간격으로 12부터 96까지 변한다. 가중치 SRAM 깊이는 256부터 1024까지 64 간격이며, AXI 폭은 64 또는 128이다.출처: C. Stage III: Hardware-Aware Backend · p. 4
  • 진화 탐색은 CGRA4ML의 분석적 오라클을 사용해 RTL 생성이나 합성 없이 지연 시간, PE 유휴 비율, 배열 면적을 함께 최소화한다.오라클은 추론 클록 사이클 수, PE 활용률, 유휴 PE 비율을 반환한다. 적합도 항은 대략 [0, 1]로 정규화하며, α=0.2, β=0.1이고 λ는 강제 제약 위반에 대한 페널티를 조절한다.출처: C. Stage III: Hardware-Aware Backend · p. 4
  • 토너먼트 선택, 제약 보존 돌연변이, 엘리트 보존으로 진화를 진행하며, 여덟 세대에 걸친 적합도 개선이 10^-4 미만이면 종료한다.최종 선택된 CGRA 구성은 FPGA 또는 ASIC 설계 흐름에서 테스트할 수 있도록 내보낸다.출처: C. Stage III: Hardware-Aware Backend · p. 4

IV. 실험 결과 · A. 양자화 방식 선정

양자화 평가를 통해 이 연구에 사용할 INT4 PTQ Id 6을 선정했으나, 유망한 설정 대부분은 8비트 활성값을 사용했다. 두 에포크의 미세 조정으로 INT4 정확도가 9.49%에서 83.53%로 회복됐다.

IV. 실험 결과

  • 실험 결과에서는 앞서 제안한 3단계 하드웨어 인지형 NAS 시스템을 평가한다.시스템 설명에 이어 평가를 제시한다.출처: §IV · p. 4

A. 양자화 방식 선정

  • 크기와 복잡도를 기준으로 선정한 표본 아키텍처를 기준 모델로 삼아 복잡도 변화에 강건한 PTQ 방법을 식별했다.이 선정 기준에 따라 양자화 전략을 평가했다.출처: A. Quantization Scheme Selection · p. 4
  • 미세 조정 없이 325개의 PTQ 설정을 시험해 유망한 설정 여섯 개를 도출했으며, 이를 Table I에 정리했다.이 선별 과정을 통해 복잡도 변화에 강건한 PTQ 설정을 식별했다.출처: Table I · p. 4, A. Quantization Scheme Selection · p. 4
  • 두 에포크의 미세 조정 후 정확도가 9.49%에서 83.53%로 회복된 결과를 근거로 이 연구에 사용할 INT4 PTQ Id 6을 선정했다.INT4 PTQ의 복잡도는 INT8 PTQ의 절반이었다. 저자들은 정확도 회복을 원래 모델의 정보가 보존됐다는 근거로 해석했다.출처: A. Quantization Scheme Selection · p. 4
  • 선정된 방식 대부분은 8비트 활성값 양자화를 사용했으며, INT8 실행 결과의 통계 분석도 보고된 INT8 PTQ의 우수성을 뒷받침했다.Figure 3에 INT8 PTQ의 통계 분석을 제시한다.출처: A. Quantization Scheme Selection · p. 4, Figure 3 · p. 4
  • Table I의 열로 제시된 여섯 가지 Brevitas PTQ 특성이 가장 두드러지는 것으로 확인됐으며, 양자화 결과에 동등하게 중요한 기여를 했다.이 여섯 가지 특성은 선정된 여섯 개 설정과는 별개다.출처: A. Quantization Scheme Selection · p. 4, Table I · p. 4

B. 모델 복잡도에 따른 양자화 오차 · C. 양자화가 파레토 프런트와 대리 모델 성능에 미치는 영향

INT4 양자화는 저복잡도 모델에 더 큰 손실을 일으키고 파레토 프런트의 구성을 바꾸지만, FP32 대리 모델의 효과적인 전이에 필요한 순위 구조는 충분히 보존한다. FP32 제로샷 대리 모델은 RS와 MOEA 모두에서 INT4로 학습한 대리 모델보다 높은 탐색 하이퍼볼륨을 달성한다.

B. 모델 복잡도에 따른 양자화 오차

  • INT4 양자화 시 7–15 MFLOPs에서 정확도 손실 중앙값은 약 5%인 반면, 복잡도가 높아지면 중앙값은 거의 0에 가깝고 분산도 크게 줄어든다.7–47 MFLOPs 모델은 민감도가 더 높고 사분위 범위가 넓으며, 성능 저하가 50%를 넘는 이상치도 다수 나타난다.출처: B. Quantization Error Against Model… · p. 4
  • 82–220 MFLOPs에서는 연산의 약 45%가 nor conv 3x3이며, 이 연산의 잡음 필터링이 더 높은 INT4 강건성을 설명하는 데 도움이 된다.낮은 복잡도에서는 기본 연산들이 거의 균등하게 혼합되어 희소하고 이질적인 셀을 구성한다. none은 에지를 제거하고 skip connect는 잡음을 걸러내지 않고 전파한다. 합성곱은 양자화 잡음을 감쇠시키며, 특히 nor conv 3x3의 효과가 크다. 높은 복잡도에서는 다른 연산 유형의 비중이 각각 25% 미만이다.출처: B. Quantization Error Against Model… · p. 5

C. 양자화가 파레토 프런트와 대리 모델 성능에 미치는 영향

  • 근사한 FP32 및 INT4 파레토 프런트는 참값과 잘 일치하며, 재평가한 FP32 최적 아키텍처도 참값 기반 INT4 프런트에 가깝게 위치한다.이러한 시각적 일치는 FP32 대리 모델의 제로샷 전이만으로도 효과적인 INT4 인지 탐색이 가능할 수 있음을 시사한다.출처: Figure 6 · p. 5, C. Quantization’s Impact on Pareto… · p. 5
  • FP32 KT 순위 상관계수 0.8352는 INT4로 제로샷 전이하면 0.7219로 하락하고, 완전히 학습한 모델의 양자화 데이터로 미세 조정하면 0.8219로 회복된다.이처럼 순위 일관성이 유지된다는 점은 제로샷 전이가 대리 모델 전체 재학습의 실용적인 대안임을 뒷받침한다.출처: Table II · p. 5, C. Quantization’s Impact on Pareto… · p. 5
  • FP32 제로샷 대리 모델은 INT4로 학습한 대리 모델보다 정규화된 전역 하이퍼볼륨이 RS에서 12.26%, MOEA에서 6.77% 더 높다.0.625–10 MFLOPs 예산 내에서 50회 독립 실행한 결과, 하이퍼볼륨 비율은 RS에서 1.12, MOEA에서 1.07이었다. 대리 모델과 탐색 전략 간 정확도 차이는 1 표준편차 이내였다.출처: C. Quantization’s Impact on Pareto… · pp. 5–6, Table III · p. 6
  • 프런트 잔존율 0%와 지배 관계 역전율 21.73%는 전역 순위 상관성이 충분히 보존되어도 INT4에서 프런트가 완전히 재편됨을 보여준다.참값 기준 KT는 0.6655로, 순위가 중간 수준으로 재정렬되었음을 나타낸다. 파레토 순위 민감도 0.2404는 양자화 취약성이 FP32 파레토 최적성과 대체로 독립적임을 나타낸다.출처: Table III · p. 6, C. Quantization’s Impact on Pareto… · p. 6
  • 잡음이 적은 FP32 학습 신호는 상관된 파레토 구조 간에 전이되는 반면, INT4 대리 모델은 FLOPs가 높은 아키텍처를 선호하고 하이퍼볼륨에서 보상받는 저FLOPs 영역을 충분히 반영하지 못하는 것으로 보인다.논문은 학습 신호의 신뢰성과 연산량 범위 포괄성이 함께 작용해 FP32 대리 모델의 탐색 우위를 만든다고 설명한다.출처: C. Quantization’s Impact on Pareto… · p. 6

D. 하드웨어 DSE 결과

Stage III 하드웨어 DSE는 구조적 특성을 공유하는 Pareto front의 세 아키텍처에서 동일한 최적 CGRA4ML 구성을 찾는다. 아키텍처 8592는 3×3 합성곱이 모든 반복에서 셀당 연산량을 늘리므로 클록 수가 더 많다.

D. 하드웨어 DSE 결과

  • 15회의 셀 반복에서 nor conv 1x1과 skip connect 연산이 되풀이되며, 이러한 공통 구조적 특성이 아키텍처들의 동일한 최적 구성에 반영된다.출처: D. Hardware DSE Results · p. 6
  • 아키텍처 8592는 셀의 첫 번째 노드에 있는 nor conv 3x3 연산 하나가 셀당 연산량을 늘리므로 클록 수가 더 많다.전체 반복에 걸친 연산량 증가는 3×3 커널과 1×1 커널의 면적비에 비례한다.출처: D. Hardware DSE Results · p. 6
  • Pareto front의 세 아키텍처 모두 Stage III 하드웨어 DSE에서 동일한 최적 CGRA4ML 구성으로 수렴한다.Table IV는 이 아키텍처들의 DSE 결과를 제시한다.출처: Table IV · p. 6, D. Hardware DSE Results · p. 6

V. 결론

이 논문은 CGRA 기반 가속기에 에지 AI를 배포하기 위한 3단계 하드웨어 인지형 NAS 파이프라인과 NAS-Bench-201에서 INT4 PTQ의 영향을 분석한 실증 연구를 제시한다. Pareto 구조가 완전히 재편되는데도 FP32 제로샷 대리 모델은 INT4 전용으로 학습한 대리 모델보다 Pareto 공간 포괄률이 높다.

V. 결론

  • INT4 PTQ가 NAS-Bench-201의 Pareto 구조를 완전히 재편하는데도 FP32 제로샷 대리 모델은 INT4 전용으로 학습한 대리 모델보다 Pareto 공간 포괄률이 높다.저자들은 잡음이 더 적은 FP32 학습 신호가 다른 정밀도 설정에도 효과적으로 전이된다고 해석한다.출처: §V · p. 6
  • 제안한 3단계 하드웨어 인지형 NAS 파이프라인은 CGRA 기반 가속기에 에지 AI를 배포하는 것을 목표로 한다.이 파이프라인과 함께 INT4 PTQ가 NAS-Bench-201의 Pareto 공간에 미치는 영향을 분석한 실증 연구를 제시한다.출처: §V · p. 6
  • 향후 연구로는 더 강건한 아키텍처 탐색을 위한 하드웨어 비종속 프런트엔드 최적화와 더 복잡한 혼합 정밀도 방식으로의 실증 연구 확장이 가능하다.출처: §V · p. 6
Loading 2608.13293v1…